- 產(chǎn)品品牌：
- BK
- 產(chǎn)品型號：
- Asset InterTech邊界掃描
Asset InterTech邊界掃描
縮略語：
JTAG Joint Test Action Group
BS Boundary Scan 邊界掃描
BSDL Boundary Scan Description Language 邊界掃描描述語言
BST Boundary Scan Test 邊界掃描測試
OBP On_Board Programming 在板編程
ICP In_Circuit Programming 在線編程
ISP In-System Programming 系統(tǒng)編程
引言：
隨著電路技術(shù)進(jìn)入超大規(guī)模集成（VLSI）時代，VLSI 電路的高度復(fù)雜性以及多層印制板、表面貼裝（SMT）、圓片規(guī)模集成（WSI）和多芯片模塊（MCM）技術(shù)在電路系統(tǒng)中的應(yīng)用，都使得電路節(jié)點(diǎn)的物理可訪問性正逐步削弱以至于消失，電路和系統(tǒng)的可測試性急劇下降，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，常規(guī)的測試方法正面臨著日趨嚴(yán)重的困難。測試算法的研究和測試實(shí)踐證明了一個基本的事實(shí)：要對一個不具有可測試性的電路進(jìn)行測試實(shí)徒勞的，只要提供電路的可測試性，才能使電路的測試問題得到簡化并終解決。1985 年，由IBM、AT&T、Texas Instruments、Philips Electronics NV、Siemens、Alcatel 和Ericsson 等公司成立的JETAG（Joint European Test Action Group）提出了邊界掃描 技術(shù)，它通過存在于元器件輸入輸出管腳與內(nèi)核電路之間的BSC（邊界掃描單元）對器件 及外圍電路進(jìn)行測試，從而提高器件的可控性和可觀察性。1986 年由于其它地區(qū)的一些公司的加入，JETAG 改名為JTAG。1988 年JTAG 提出了標(biāo)準(zhǔn)的邊界掃描體系結(jié)構(gòu)，名稱叫Boundary-Scan Architecture Proposal Version 2.0，后目標(biāo)是應(yīng)用到芯片、印制板與完整系統(tǒng)上的一套完善的標(biāo)準(zhǔn)化技術(shù)。1990 年IEEE 正是承認(rèn)了JTAG 標(biāo)準(zhǔn)，經(jīng)過補(bǔ)充和修改后，命名為IEEE1149.1-90。同年，又提出了BSDL（Boundary Scan Description Language，邊界掃描描述語言），后來成為IEEE1149.1-93 標(biāo)準(zhǔn)的一部分。IEEE1149.1 標(biāo)準(zhǔn)大大推動了邊界掃描技術(shù)的發(fā)展和廣泛應(yīng)用。
JTAG 技術(shù)的主要應(yīng)用
基礎(chǔ)測試
基礎(chǔ)測試是指掃描鏈路自測試，由于它是利用BS 器件進(jìn)入CAPTURE-IR 狀態(tài)時會自動裝入CAPTURE 信號而實(shí)現(xiàn)掃描鏈自測試的目的，所以又稱為CAPTURE 測試?；A(chǔ)測試是進(jìn)行JTAG 其他任何測試加載任務(wù)之前首先進(jìn)行的測試操作，以確保JTAG鏈能正常工作。
器件標(biāo)志碼IDCODE 測試
IDCODE 測試，也稱為器件標(biāo)志碼測試，或器件型號測試，指令掃描送入IDCODE 指令， 然后通過數(shù)據(jù)掃描IDCODE 寄存器中的IDCODE 標(biāo)志碼，驗(yàn)證器件是否錯裝，器件的型號、版本號和生產(chǎn)廠商是否正確。器件標(biāo)志碼存放在器件標(biāo)準(zhǔn)寄存器中，器件標(biāo)志寄存器是包含在集成電路IC 內(nèi)部的一個可選寄存器，它由并行輸入與串行輸出的32 位移位寄存器組成，當(dāng)器件標(biāo)準(zhǔn)寄存器在使用時，芯片IC 正常操作能繼續(xù)進(jìn)行。
USERCODE 測試
USERCODE 測試，也稱為用戶代碼測試，可編程器件提供一個32 位的寄存器可以用來存放用戶的任意信息。指令掃描送入USERCODE 指令，然后通過數(shù)據(jù)掃描USERCODE 寄存器中的標(biāo)志代碼，驗(yàn)證存放信息是否與用戶信息一致。這些信息可以是軟件的版本號、加密數(shù)據(jù)等。
互聯(lián)測試
互連測試主要是指對電路板上器件之間互連線的測試，主要檢測電路板級的開路、短路或呆滯型等故障?；ヂ?lián)測試是引進(jìn)邊界掃描測試技術(shù)的一個主要原因，因此在IEEE1149.1 標(biāo)準(zhǔn)中，互連測試指令（EXTEST）是一條強(qiáng)制性指令，所有的BS 器件都支持互連測試?；ミB測試可以檢測電路板上的開路故障，并能定位到具體的引腳；可以檢測電路板上的橋接短路廣州，并能定位到橋接的具體網(wǎng)絡(luò)和引腳；可以檢測呆滯型故障，并能定位到具體的引腳；檢測其余不故障（測試響應(yīng)與期望響應(yīng)不一致，但不屬于以上三類故障）
Cluster 測試
Cluster 測試的問題是由混合技術(shù)電路板引起的。目前，雖然BS 器件越來越多，但是非BS器件也仍然大量存在；而且在復(fù)雜電路設(shè)計中，VLSI 和ASIC（專用集成電路）雖然能夠完成電路的許多功能，但并不是所有的邏輯功能都可以集成，相當(dāng)多的功能仍需要采用分離器件或通用集成電路實(shí)現(xiàn)，而它們很少支持邊界掃描。由邊界掃描器件和非邊界掃描器件組裝的混合技術(shù)電路板是常見的情形。在一個電路板上，當(dāng)BS 器件和非BS 器件混裝的時候，非BS 器件就不能直接使用邊界掃描的方法進(jìn)行測試。這時如果非BS 器件的周圍存在BS 器件，那么仍然可能通過BS 器件對非BS 器件進(jìn)行測試。被BS 器件包圍的非BS 器件可以不止一個，我們將有若干非BS 器件組成的邏輯簇稱為一個Cluster，通過BS 器件對Cluster 進(jìn)行的測試就稱作Cluster 測試。Cluster 測試可以應(yīng)用在任何場合，包括板級測試與系統(tǒng)級測試，包括開發(fā)調(diào)試、生產(chǎn)測試、用服測試和維修測試等過程。Cluster 測試對于提供電路板測試的故障覆蓋率有重要的意義。
器件功能測試
在JTAG 測試儀中，功能測試分為兩種：如果是內(nèi)部帶BIST 結(jié)構(gòu)的芯片，可以通過測試儀運(yùn)行RUNBIST 指令進(jìn)行芯片自測試；如果芯片內(nèi)部不帶BIST 結(jié)構(gòu)，可以通過施加INTEST指令和外部輸入的測試矢量集，再回收測試響應(yīng)和期望響應(yīng)進(jìn)行比較，對故障進(jìn)行測試診斷。前者稱為RunBIST 測試，后者稱為INTEST 測試。進(jìn)行RunBIST 測試的條件是芯片支持RunBIST 測試，并且提供RunBIST 指令；進(jìn)行INTEST 測試的條件是芯片支持INTEST 測試，并提供INTEST 測試指令。INTEST 測試能夠測試芯片的內(nèi)部邏輯功能是否正常，但不是所以得JTAG 器件都支持
INTEST 測試。
存儲器測試
如果能通過BS 器件訪問存儲器，那么通過BS 器件的掃描鏈一般也能夠訪問存儲器，所以可以利用JTAG 測試存儲器。運(yùn)用三步法進(jìn)行外部互聯(lián)測試功能與上述的互聯(lián)測試功能近似。按照九步棋盤法進(jìn)行存儲器的內(nèi)部單元測試，能夠檢測到內(nèi)部所以得固定邏輯故障；能夠檢測到內(nèi)部所有的固定開路故障；能夠檢測到內(nèi)部單元所有的狀態(tài)轉(zhuǎn)換故障；能夠檢測到內(nèi)部單元所有的數(shù)據(jù)保持故障；能夠檢測到那單元所有的狀態(tài)耦合故障；能夠檢測到內(nèi)部單元所有的多重寫入故障；如果發(fā)現(xiàn)故障，能夠故障發(fā)生的具體單元。存儲器測試可以應(yīng)用在任何場合，包括板級測試與系統(tǒng)級測試，包括開發(fā)調(diào)試、用服測試和維修測試等。但是由于存儲器內(nèi)部單元測試消耗時間比較長，測試數(shù)據(jù)量比較大，所以在某
些場合（如生產(chǎn)測試）實(shí)用性不大。
FLASH 加載
利用JTAG 技術(shù)實(shí)現(xiàn)FLASH 加載是一種新的在板編程技術(shù)。一般而言，電路板上的FLASH芯片本身不帶有邊界掃描（BS）結(jié)構(gòu)，但是FLASH 的周圍存在BS 器件，從而可以利用周圍的BS 器件（一般為CPU）實(shí)現(xiàn)FALSH 加載。利用BS 技術(shù)（也稱為JTAG 技術(shù)）進(jìn)行對是一種新的有效的編程方式。FLASH 器件的編程方式分為兩大類：在板編程（OBP，On_Board Programming）和離板（Off_Board）編程。離板編程是指在FLASH 器件被安裝到PCB 之前對其進(jìn)行編程。這一般是采用編程器來完成的，常見的編程器有ALL-07、ALL-11 等。在板編程是指在FALSH器件被焊接到PCB 上以后對其進(jìn)行編程。常見的方法有利用ICT 進(jìn)行在線編程（ICP）、利用CPU進(jìn)行的系統(tǒng)編程（ISP）、利用JTAG進(jìn)行的在板編程（OBP）等。在線編程ICP（In_Circuit Programming）或ILDP（In_Line Device Programming）是指用夾具把ICT 設(shè)備的測試通道連接到PCB 上FLASH 器件的各個管腳，把PCB 上和FLASH 器件相連的其它器件進(jìn)行電器隔離，直接對FLASH 器件進(jìn)行編程?？梢栽贗CT 測試的同時完成FLASH 器件的編程，但是在PCB 設(shè)計時必須保證FALSH 器件的每一個管腳設(shè)計ICT 測試點(diǎn)，而且需要占用單板的ICT 測試時間。ICT 加載FLASH 適宜在單板量產(chǎn)時采用，速度比較快，生產(chǎn)效率比較高。但是采用ICT 加載FLASH 需要占用昂貴的ICT 設(shè)備資源，而且在單板開發(fā)階段單板沒有ICT，測試時無法采用，也不適宜現(xiàn)場維護(hù)與升級。系統(tǒng)編程ISP（In-System Programming）是指通過系統(tǒng)上的CPU 來執(zhí)行FLASH 器件的擦除和編程算法來實(shí)現(xiàn)FLASH 器件的編程。這種方式要求CPU 能夠正常工作，并且需要提供額外的網(wǎng)口、串口等硬件接口進(jìn)行軟件。 利用BS 技術(shù)的在板編程既不需要占用額外的設(shè)備，也不需要產(chǎn)品增加額外的硬件，它只需 要將相關(guān)的BS 器件連成一條掃描鏈，并將邊界掃描接口引出來即可。采用JTAG加載FLASH可以削減物料成本，從而又減少產(chǎn)品的不穩(wěn)定因素。它能夠支持產(chǎn)品整個生命周期的應(yīng)用。
PLD 編程
很多公司生產(chǎn)的可編程器件都通過JTAG 接口進(jìn)行程序加載，通過JTAG 進(jìn)行PLD 編程，只需要單板上電即可完成，方便簡單，也不需要開發(fā)任何程序。PLD 編程可以應(yīng)用在任何場合，包括板級編程語系統(tǒng)級編程，包括開發(fā)調(diào)試、生產(chǎn)、用服和維修等過程，采用JTAG 可以方便的進(jìn)行PLD 邏輯升級。
電路采樣
電路采樣是邊界掃描測試系統(tǒng)提供的一項(xiàng)重要功能，它可以對與邊界掃描單元相關(guān)的I/O 引腳進(jìn)行采樣，是用戶進(jìn)行原型設(shè)計的驗(yàn)證和測試的工具?？梢灾庇^的以圖形界面為用戶進(jìn)行系統(tǒng)分析，類似一臺成本很低的方便易用的“邏輯分析儀”。
邊界掃描技術(shù)對產(chǎn)品質(zhì)量、成本與服務(wù)的影響
由于邊界掃描結(jié)構(gòu)嵌入在IC 內(nèi)部，具有邊界掃描功能的元件的成本和設(shè)計費(fèi)用成本有所增加，增加的成本需要由節(jié)省的測試開發(fā)成本、節(jié)約的測試儀成本和產(chǎn)品的全過程各階段的綜合成本來補(bǔ)償。由于許多IC 制造商很快就接受了IEEE-1149.1 標(biāo)準(zhǔn)，近年來，增加邊
界掃描邏輯的成本很快降低。
主要的IC 制造商，包括Motorola、Texas Instrument、Philips、Intel、IBM、Toshiba、NEC、National Semiconductor、Xilinx、Vantis、Altera 和Fujitsu 都能在IC 中提供邊界掃描。同時大多數(shù)ASIC 廠商也支持ASIC 設(shè)計中自動加入標(biāo)準(zhǔn)的BST 掃描單元和TAP 控制器。 在產(chǎn)品的開發(fā)階段使用邊界掃描器件可以縮短產(chǎn)品的開發(fā)時間，由此而實(shí)現(xiàn)的成本效益和節(jié)省的測試成本遠(yuǎn)遠(yuǎn)高于元器件級增加的成本。采用邊界掃描作為可測性設(shè)計的方法的公司能夠得到如下幾個方面的益處：
縮短產(chǎn)品面世時間
可以簡單的以并行工程進(jìn)行開發(fā)； 加快原型（板）調(diào)試時間，特別是復(fù)雜的系統(tǒng)； 方便在開發(fā)階段的程序修改和反復(fù)加載；
由于測試程序可以直接從產(chǎn)品設(shè)計中轉(zhuǎn)移而來，可以縮短產(chǎn)品后續(xù)階段的時間
降低測試成本
投入的資本僅占常規(guī)ATE 設(shè)備的很小一部分； 簡化測試準(zhǔn)備過程，降低測試準(zhǔn)備成本； 快速準(zhǔn)確的定位故障； 具有較大的故障覆蓋率
提高產(chǎn)品的質(zhì)量和可靠性
可使產(chǎn)品在更接近實(shí)際的工作條件下進(jìn)行測試；進(jìn)行電路元件的徹底測試； 終產(chǎn)品種可內(nèi)建基于邊界掃描的故障診斷； 提高了產(chǎn)品的可維護(hù)性
降低PCB 成本
采用JTAG 加載FLASH，不需要CPU 工作，只需要PCB 上電就可進(jìn)行，可以將Bootrom 和Flashrom 結(jié)合起來，統(tǒng)一燒制到Flashrom 中，這樣可以在電路板上省去Bootrom 芯片及其PLCC 插座，不僅降低了物料成本，簡化了生產(chǎn)工序，也優(yōu)化了生產(chǎn)流程，減少了產(chǎn)品的 不穩(wěn)定性。
邊界掃描技術(shù)對產(chǎn)品全生命周期中應(yīng)用的支持
邊界掃描技術(shù)可以應(yīng)用于產(chǎn)品生命周期的全過程，具體可以用于產(chǎn)品設(shè)計、硬件原型調(diào)試、生產(chǎn)測試、系統(tǒng)測試和現(xiàn)場安裝服務(wù)等過程。在產(chǎn)品生命周期不同階段的應(yīng)用中，可以使用相同的邊界掃描硬件控制器，使用同一個軟件的框架，使用同樣的產(chǎn)品描述文件和測試矢量，只是根據(jù)不同的應(yīng)用階段的不同認(rèn)為，執(zhí)行不同的操作。
邊界掃描技術(shù)對產(chǎn)品生命周期的支持
在產(chǎn)品設(shè)計階段的用途
在產(chǎn)品設(shè)計階段，邊界掃描測試系統(tǒng)可以在選擇具有邊界掃描的器件方面提供設(shè)計幫助。對于設(shè)計人員選用的BS 器件，系統(tǒng)可以對其BSDL 文件進(jìn)行校驗(yàn)，確保正確的BSDL 文件被選用。邊界掃描測試系統(tǒng)能夠?qū)CB 設(shè)計網(wǎng)表進(jìn)行故障覆蓋的分析，為設(shè)計人員提供設(shè)計
參考，是否將非BS 器件替換成BS 器件以提高PCB 的可測性。
在產(chǎn)品的硬件調(diào)試階段的用途
在首次投板的原型硬件調(diào)試中，只需要提供PCB 網(wǎng)表和BS 芯片的BSDL 文件，就可以使用邊界掃描測試系統(tǒng)，進(jìn)行原型電路板的調(diào)試，縮短復(fù)雜原型單板的調(diào)試時間，同時還可以進(jìn)行Flash 加載和PLD 的在板編程。
在軟件調(diào)試和系統(tǒng)集成階段的用途
隨著產(chǎn)品開發(fā)進(jìn)入軟件調(diào)試和系統(tǒng)集成階段，邊界掃描控制器可用于軟件調(diào)試?？梢酝ㄟ^JTAG 接口進(jìn)行源代碼級的調(diào)試，基于邊界掃描的仿真器相對于其他類型的仿真器除了硬件成本較低外，邊界掃描仿真器不占用目標(biāo)系統(tǒng)的任何硬件資源，可以實(shí)現(xiàn)完全的透明仿真。在目標(biāo)系統(tǒng)和仿真器之間只需要4 條連線連接邊界掃描TAP 控制器。由于邊界掃描控制器不是針對具體的處理器，同一個控制器硬件可用于任何支持邊界掃描的處理器，僅是調(diào)試軟件不同而已。
在產(chǎn)品生產(chǎn)測試階段的用途
產(chǎn)品的生產(chǎn)測試是邊界掃描應(yīng)用的一個重要方面，僅僅使用邊界掃描測試系統(tǒng)的自動測試生成程序（ATPG）和故障診斷功能，不需要任何夾具，就可以非常經(jīng)濟(jì)的完成整個診斷測試過程。邊界掃描測試以極低的成本極大地提高PCB 的故障覆蓋率。
在現(xiàn)場維護(hù)和安裝階段的應(yīng)用
產(chǎn)品發(fā)貨以后，可以使用邊界掃描測試系統(tǒng)通過PCB 的邊界掃描鏈在遠(yuǎn)端遙控進(jìn)行軟硬件升級，例如可以進(jìn)行Flash 升級和可編程邏輯芯片的編程。用服中心不需要投資專門的維護(hù)設(shè)備，僅需要使用標(biāo)準(zhǔn)PC 或便攜式計算機(jī)就可以進(jìn)行邊界掃描的測試和診斷以及進(jìn)行程序的升級。
在維修中的應(yīng)用
在生產(chǎn)或者市場返修中，邊界掃描測試系統(tǒng)可以用來進(jìn)行測試診斷，幫助分析和故障定位。同時也可以用力進(jìn)行在線加載、交互調(diào)試和電路采樣觀察。在產(chǎn)品生命周期不同階段的應(yīng)用可以使用相同的硬件控制器模塊，并可以在不同接到重復(fù)利用相同的測試向量，能夠顯著降低產(chǎn)品開發(fā)、測試和維護(hù)的總成本。
用JTAG 邊界掃描測試電路板、BGA 和互連
當(dāng)批電路板樣板放在硬件工程師桌面的時候，在測試時他會感到非常困擾。工程師耗費(fèi)幾個星期的時間設(shè)計電路圖和布板，現(xiàn)在電路板做出來了，上面也安裝好了元器件并拿在手上，現(xiàn)在必須確定它能否工作。工程師插上板子，加電并觀察。但沒有辦法檢測BGA 下面微小到得用放大鏡才能看清楚的芯片引腳，工程師應(yīng)該怎么辦？
BGA 因?yàn)榫哂泻芏鄡?yōu)點(diǎn)，所以應(yīng)用非常普遍。然而我們不能靠剝離器件來探測BGA 下面的連線。X 射線是一種可選的測試方案，但是，它們僅僅呈現(xiàn)焊點(diǎn)的靜態(tài)圖像，而不是提供確保連接性所需的動態(tài)電氣，因而極難判斷虛焊和可靠焊點(diǎn)之間的差異。人們總是希望一換掉BGA，問題就會消失。這通常是一種昂貴和耗時間的選擇方案，并且生產(chǎn)率非常低。
傳統(tǒng)的邊界掃描是另一種選擇方案，但是這通常需要一些昂貴的工具，并要創(chuàng)建測試向量和測試執(zhí)行，整個過程要花很長時間。所花費(fèi)的時間長短取決于設(shè)計文檔的穩(wěn)定性和。此外，測試結(jié)果不是動態(tài)的，它們通常是對電路板上所發(fā)現(xiàn)問題的匯總。 測試方案是存在于現(xiàn)有設(shè)計中的快速、簡單和廉價的方案。許多BGA 和大多數(shù)高端嵌入式處理器都支持通過IEEE 1149.1 JTAG 接口進(jìn)行邊界掃描。
問題在于：信號線是否被正確地連接到物理上無法用探頭接觸的BGA 器件的某一引腳？該信號線可能是時鐘線、地址線、數(shù)據(jù)總線或任何感興趣的信號線。關(guān)鍵是對其在電路中進(jìn)行測試，以觀察其狀態(tài)是高、低或正發(fā)生狀態(tài)跳變，以及信號線是否連通。
基于JTAG 的邊界掃描能以非傳統(tǒng)的方式獲得這些信息。概念很簡單，即IC 獲取其所有引腳的狀態(tài)并通過邊界掃描鏈重復(fù)地把這些狀態(tài)移出，并在個人電腦上同步顯示結(jié)果。用戶可以觀察BGA 器件下面每一個可掃描引腳的動態(tài)行為指示。
從顯示器可以實(shí)時觀察振蕩器是否連接到G17 腳或者地址或數(shù)據(jù)總線的行為，與此同時，電路板上的電路可以不受干擾而保持正常運(yùn)行。該技術(shù)的之處在于電路不知道你在進(jìn)行測試，測試對電路的工作是完全透明的。測試應(yīng)用程序以全速運(yùn)行，在JTAG 掃描鏈上的每一個器件都受到監(jiān)測。
完成這類測試的工具非常依賴于圖形用戶接口(GUI)。一旦電路板被描述到應(yīng)用軟件中，屏幕上顯示的芯片圖就類似于電路版圖中的封裝。因?yàn)樾酒腏TAG 接口可能以菊花鏈排列，版圖可能僅包含一個處理器或一些BGA 器件，或者可能包含許多器件，諸如處理器、門陣列、輸入/輸出控制器等。引腳在屏幕上以彩色編碼顯示實(shí)時狀況，如引腳現(xiàn)在的邏輯電平或是否在發(fā)生狀態(tài)跳變。這就使測試非常直觀。當(dāng)測試目的
是簡單的連通性和狀態(tài)檢查時，就消除了創(chuàng)建測試向量或測試執(zhí)行的需要。
每一個器件都被發(fā)送JTAG 指令EXTEST，以容許對器件上的每一根引腳進(jìn)行完全的控制。應(yīng)用程序然后可以驅(qū)動地址總線或切換到一根到連接器或LED 的線，以檢查整個電路的連通性，所有這一切只要點(diǎn)擊鼠標(biāo)就能完成。
所有具備JTAG 端口的集成電路都將內(nèi)建邊界掃描功能，其組成部分包括：圍繞被掃描器件邊界的較長的移位寄存器和控制移位寄存器行為的狀態(tài)機(jī)。在邊界寄存器中的每一個寄存器位捕獲或控制器件上每一個引腳的某些方面。如果該位是緩沖器使能的，該寄存器位就可能控制若干引腳。
軟件應(yīng)用程序引導(dǎo)狀態(tài)機(jī)把每一個引腳的狀態(tài)捕獲到邊界寄存器之中，然后將其移出JTAG 端口。重復(fù)這個過程，并把結(jié)果顯示在屏幕上，就可以實(shí)時顯示在掃描鏈中的每一個器件的每一個引腳的行為。因?yàn)榕c測試向量法相比，通過顯示圖像可以做可視化分析，所以掃描速度不是問題。
對于典型的門陣列，一個這樣的寄存器通常有300 到400 位；而對于處理器，多有幾千位。邊界掃描描述語言文件(BSDL)定義了寄存器中每一位的含義。這些文件常見于IC 供應(yīng)商的網(wǎng)站，它們非常詳細(xì)、地描述了邊界掃描鏈中每一個單元的含義以及它與物理引腳的關(guān)系。
在器件中與每一個引腳相關(guān)的典型掃描單元有三種：1. 捕獲/控制進(jìn)入器件的信號；2. 捕獲/控制流出器件的信號；3. 捕獲/控制輸出緩沖器使能。如果引腳是一個專用的“輸入”引腳，它通常具有單個掃描單元。
JTAG 接口只有4 條線：測試數(shù)據(jù)輸入(TDI)、測試數(shù)據(jù)輸出(TDO)、測試時鐘(TCK)和測試模式選擇(TMS)。TCK 是用于把數(shù)據(jù)讀入TDI 引腳并把數(shù)據(jù)讀出TDO 引腳的異步時鐘。TMS 引腳被用于轉(zhuǎn)換TAP 控制器的狀態(tài)機(jī)。
BSDL 文件是的，邊界掃描電路已經(jīng)被構(gòu)建在你的JTAG 器件之中，而JTAG 接頭在你的目標(biāo)板上。接下來做的事就是編制合適的診斷應(yīng)用程序，并開始觀察BGA 器件下面的情況。
Broadkey、ASSET-InterTech幫助硬件工程師限度地利用目標(biāo)板內(nèi)建的JTAG 功能。
無向量測試
結(jié)合BIST 與ATE 優(yōu)勢，無向量測試提供經(jīng)濟(jì)高效的高速I/O 接口測試大批量半導(dǎo)體芯片制造商必須解決以下這道難題，即如何經(jīng)濟(jì)高效地測試嵌入在大型數(shù)字系統(tǒng)級芯片設(shè)計中的多個多通道高速I/O 接口(如PCI Express、HyperTransport 和 Infiniband)。雖然結(jié)合了閉環(huán)操作的片上內(nèi)置自測試(BIST)被廣泛地用來替代昂貴的自動測試設(shè)備(ATE)，但它仍具有高速模擬部分缺陷覆蓋率不高的不足，而這將嚴(yán)重影響整體產(chǎn)品的質(zhì)量。
現(xiàn)在，出現(xiàn)了一種新興的被稱為“無向量測試”的方法，它同時擁有BIST 和ATE 兩種方法的優(yōu)勢：即片上I/O BIST 的經(jīng)濟(jì)高效性和基于ATE 的信號完整性測量。特別是，該理念將ATE 參數(shù)測試與片上測試內(nèi)容生成和比較結(jié)合起來，從而形成了硅芯片與ATE 設(shè)備之間的良好協(xié)同，其結(jié)果是產(chǎn)生了一種嵌入在硅芯片中的可用于大批量制造測試的經(jīng)濟(jì)型優(yōu)化解決方案。速率持續(xù)增加到超過每秒千兆位的門限，特別是對于高速I/O 接口，在ATE 上提供這一能力的成本在大批量制造環(huán)境中變得極具挑戰(zhàn)性。
為了將對ATE 測試的依賴性減到小，很多芯片制造商正在使用片上BIST 結(jié)構(gòu)與閉環(huán)模式的組合。由于今天的硅工藝已達(dá)到很高的集成度，因此在硅片上適當(dāng)占用一些面積是完全可以接受的。不幸的是，BIST 方法不能執(zhí)行任務(wù)模式參數(shù)測試，而這對于高速I/O 接口的集成來說
卻非常重要。在每秒幾千兆位的速率上，不可能再將信號作為純數(shù)字信號來處理。一些信號完整性參數(shù)(如時序抖動和噪聲電平)都必須加以考慮以保持足夠的缺陷覆蓋率和滿足所要求的質(zhì)量水平。
融合兩種方法的優(yōu)勢
無向量測試是一種利用ATE 和BIST 兩種方法優(yōu)勢的更為協(xié)同的測試方法。借助這種方法，ATE 可有效地作為BIST/回環(huán)中的環(huán)路擴(kuò)展，測試人員無需再提供任務(wù)模式向量和線速比較，而只需負(fù)責(zé)進(jìn)行信號完整性驗(yàn)證。
由于向量生成和線速比較能力傳統(tǒng)上抬高了ATE 測試通道的成本，因此這種雙測試方法可為大批量制造提供一種更為經(jīng)濟(jì)的測試解決方案。
以下介紹其工作原理。片上BIST 電路在所需的數(shù)據(jù)速率上提供測試內(nèi)容，然后再根據(jù)閉環(huán)模式下的標(biāo)準(zhǔn)協(xié)議來測試這些內(nèi)容。ATE 則負(fù)責(zé)執(zhí)行片上電路所難以完成的信號完整性測量。
參數(shù)測量的設(shè)置并不需要向量，因此這種測試方法被稱為無向量參數(shù)測試。待測參數(shù)取決于應(yīng)用，其范圍可從簡單的抖動生成、容限、接收靈敏度、直至像數(shù)據(jù)對時鐘偏斜等更為復(fù)雜的參數(shù)。
那么這又對設(shè)計者產(chǎn)生那些影響呢？設(shè)計者現(xiàn)在只需在IC 上創(chuàng)建一種機(jī)制，這種機(jī)制用來為芯片的功能驗(yàn)證和在ATE 上進(jìn)行的參數(shù)測試提供測試內(nèi)容。設(shè)計者必須通過一種給鎖相環(huán)施加壓力的“殺手級”圖案(pattern)來產(chǎn)生壞情況下的信號完整性條件。這種方法具有一個明確的優(yōu)勢：即設(shè)計者可以利用與其用來設(shè)計SoC 測試電路相同的技術(shù)，而毋需等待開發(fā)新的ATE 技術(shù)。
閉環(huán)通道
對ATE 來說，閉環(huán)通道可通過ATE 中更為經(jīng)濟(jì)高效的回環(huán)通道卡來擴(kuò)展，這可允許對所需的信號完整性參數(shù)實(shí)現(xiàn)獨(dú)立向量測量，以及允許對直流測量資源進(jìn)行隨意訪問。這種回環(huán)通道卡可被配置用來測量像抖動這樣的信號完整性參數(shù)，并允許測試工程師將這些參數(shù)反饋給接收機(jī)。這允許利用同一塊卡同時測量發(fā)射器信號完整性和接收器容限。對成本敏感度更高的應(yīng)用，可以只提供一種通過/失敗這樣的簡單二元測試，以進(jìn)一步降低ATE 卡的成本。
實(shí)現(xiàn)低成本參數(shù)閉環(huán)測試解決方案的方式有多種，其中一些解決方案將抖動插入模塊增加到“待測設(shè)計”(DUT)板中，但這些方法存在插入的抖動會隨數(shù)據(jù)速率變化這種不利因素。一種更為靈活的方法包括一個可調(diào)“數(shù)據(jù)眼”調(diào)節(jié)器，它允許實(shí)現(xiàn)獨(dú)立的抖動及信號電平調(diào)整。
由于這不能通過DUT 板上的無源器件來實(shí)現(xiàn)，因此ATE 中的專用回環(huán)卡不失為一種合適的選擇，它使得用戶能對利用軟件打開的眼圖進(jìn)行編程。將片上BIST 與ATE 輔助的回環(huán)測試結(jié)合在一起的協(xié)同方法，可實(shí)現(xiàn)比以往任何一種測試方法都更為有效的高速I/O 接口測試解決方案。盡管它確實(shí)需要設(shè)計者去開發(fā)一些用來支持參數(shù)及邏輯測試的機(jī)制，但現(xiàn)有EDA 能力可以很容易支持這些機(jī)制的創(chuàng)建。BIST 與ATE 的結(jié)合可實(shí)現(xiàn)一種更為經(jīng)濟(jì)高效的大批量制造解決方案，這種方案可提供新型SoC 芯片模擬測試所需的高缺陷覆蓋率及質(zhì)量水平。
索取更詳細(xì)的資料請發(fā)郵件至：
更多相關(guān)文章
為何需要ASSET邊界掃描？
消減成本-節(jié)省時間-極速測試
隨著微電子技術(shù)進(jìn)入超大規(guī)模集成電路時代，電路的高度復(fù)雜性及多層印制板、表面貼裝（SMT）、圓片規(guī)模集成（WSI）和多芯片模塊（MCM）技術(shù)在電路系統(tǒng)中的運(yùn)用，使得電路節(jié)點(diǎn)的物理可訪問性正逐步削減以至于消失，電路和系統(tǒng)的可測試性急劇下降，測試費(fèi)用在電路和系統(tǒng)總費(fèi)用中所占的比例在不斷上升。針對電路的器件布局日益復(fù)雜、元器件復(fù)雜的封裝、密集的管腳；線路板小型化、線越來越細(xì)等這些問題就會給電路的線路檢測、線路板故障的檢查以及排除和FLASH、CPLD ISP(在線編程)帶來很大的麻煩，用傳統(tǒng)的ICT(線路檢測設(shè)備)已經(jīng)很難，甚至不可能解決這些問題，因此人們開始尋求更方便、更快捷的方式來替代傳統(tǒng)的檢測手段?，F(xiàn)在一種叫邊界掃描的技術(shù)越來越多引起人們的注意，應(yīng)用比較廣泛的是JTAG接口協(xié)議，基于JTAG協(xié)議而開發(fā)的邊界掃描產(chǎn)品也越來越多：
邊界掃描測試是在 20 世紀(jì) 80 年代中期作為解決 PCB 物理訪問問題的 JTAG 接口發(fā)展起來的，基于JTAG協(xié)議而開發(fā)的邊界掃描產(chǎn)品也越來越多。
JTAG測試的廣泛應(yīng)用和科技的發(fā)展，適用于JTAG測試的工業(yè)標(biāo)準(zhǔn)也在逐步推進(jìn)，從初的用于互連測試的IEEE 1149.1工業(yè)標(biāo)準(zhǔn)，到1999年推出的適合數(shù)?；旌蠝y試的IEEE Std 1149.4-1999，再到2000年推出的可以對Flash，CPLD，F(xiàn)PGA進(jìn)行ISP（In System Programming系統(tǒng)內(nèi)編程）的IEEE 1532-2000。JTAG測試的功能逐漸強(qiáng)大和完善，從而在更多的領(lǐng)域得到越來越廣泛地應(yīng)用，并已成為國際上通用的電路板測試方法。
ASSET邊界掃描通過提供經(jīng)濟(jì)有效的方案來解決現(xiàn)代測試的挑戰(zhàn)和事物。
-消減測試成本
-維持（提高）測試質(zhì)量和減少測試步驟
-減少有限資源對生產(chǎn)力的沖擊
-提高生產(chǎn)產(chǎn)量
-有效的故障版修理操作
-Turn-on-Rate
何時需要ASSET邊界掃描？
為何選擇ASSET邊界掃描<>可在工作臺上運(yùn)行-基于PC技術(shù)
-解決設(shè)備可探測接點(diǎn)減少的問題
-測試BGA晶片（包括其他合成包封裝）
-可直接在板上對可編程晶片進(jìn)行編程
-快速的原型和NPI測試產(chǎn)品可以節(jié)省出產(chǎn)周期
-與快速板卡修理
-測試和技術(shù)再利用（產(chǎn)品周期），隨時-隨地測試-無需培訓(xùn)（運(yùn)行測試）
ASSET InterTech 公司簡介
美國ASSET InterTech邊界掃描公司是一家有13年歷史,從事邊界掃描技術(shù)開發(fā)與研究的公司，其開發(fā)的邊界掃描工具在銷售市場的占有率，并且與摩托羅拉，諾基亞，思科等公司有著長期良好的合作關(guān)系，在邊界掃描項(xiàng)目中連續(xù)三年獲得Best in Test大獎，參與(IEEE1149.1, 1149.4, 1532,1149.6,IJTAG)標(biāo)準(zhǔn)的制定，在業(yè)內(nèi)享有良好的口碑和信譽(yù)。
美國的ASSET 公司利用邊界掃描的技術(shù)開發(fā)了的線路檢測設(shè)備，相對于傳統(tǒng)的檢測方式，ASSET公司開發(fā)的新產(chǎn)品具有尺寸小、使用方便以及可靠性高等特點(diǎn)。
ScanWorks 系統(tǒng)測試組成
（1） ScanWorks測試軟件結(jié)構(gòu)
ScanWorks測試軟件主要實(shí)現(xiàn)兩個功能：
1. 根據(jù)網(wǎng)絡(luò)表和JTAG芯片的BSDL文件，產(chǎn)生包含所需要的測試數(shù)據(jù)串（脈沖序列代碼）的測試程序；
2. 生成存儲器和可編程器件在線燒錄數(shù)據(jù)。
ScanWorks測試軟件基本功能還包括：
•生成測試覆蓋率
•測試錯誤的分析診斷（管腳級）及圖形顯示
•程序調(diào)試
•執(zhí)行存儲器測試
•可編程器件程序燒錄
（2） ScanWorks測試系統(tǒng)硬件結(jié)構(gòu)
ScanWorks測試系統(tǒng)硬件的功能：將程序中的測試數(shù)據(jù)串（脈沖序列代碼）轉(zhuǎn)換成實(shí)際的脈沖序列，輸出給待測電路板，并且接收測試數(shù)據(jù)回到測試系統(tǒng)中，從而實(shí)施測試。簡單的講就是測試系統(tǒng)與待測電路板的通訊接口。
ScanWorks測試系統(tǒng)硬件基本包括：
•一臺PC, Windows XP，2000 or NT的操作系統(tǒng)
•卡式JTAG控制器（PCI-100，PCI-410 PCI card）
•接口適配盒
•電纜
整個JTAG測試系統(tǒng)(PCI-410系統(tǒng))結(jié)構(gòu)如圖所示：
PCI-410特點(diǎn)：
大容量: 超過7000個零件模型
速度快:2~10秒準(zhǔn)確找出故障點(diǎn)，整板測試時間小于30秒（不包括Flash編程）
準(zhǔn)確率高:可以準(zhǔn)確定位至網(wǎng)絡(luò)或零件腳
數(shù)據(jù)分析:對故障點(diǎn)進(jìn)行準(zhǔn)確的分析并產(chǎn)生詳細(xì)的
應(yīng)用范圍:
準(zhǔn)確的測試線路的開短路
解決PCB測試點(diǎn)減少的問題（針對于物理探測點(diǎn)少）
測試晶片的焊接問題 (特別是BGA)
可以直接在板上通過邊界掃描芯片對可編程晶片進(jìn)行編程（包括FLASH和CPLD等）
對新產(chǎn)品的測試使用時間短
快速生產(chǎn)測試可以節(jié)省測試時間
與快速板卡修理
測試和技術(shù)再利用 (產(chǎn)品周期), 隨時 –隨地測試 – 無需培訓(xùn) (運(yùn)行測試)
ASSET 掃描原理
IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了一個四線串行接口(第五條線是可選的)，該接口稱作測試訪問端口 (TAP)，用于訪問復(fù)雜的集成電路 (IC)，例如微處理器、DSP、ASIC 和 CPLD。 除了 TAP 之外，混合 IC內(nèi)部也包含移位寄存器和狀態(tài)機(jī)，以執(zhí)行邊界掃描功能。 在 TDI(測試數(shù)據(jù)輸入)引線上輸入到芯片中的數(shù)據(jù)存儲在指令寄存器中或數(shù)據(jù)寄存器中。 串行數(shù)據(jù)從 TDO(測試數(shù)據(jù)輸出)引線上離開芯片。 邊界掃描邏輯由 TCK(測試時鐘)上的信號計時，而且 TMS(測試模式選擇)信號驅(qū)動 TAP 控制器的狀態(tài)。 TRST*(測試重置)是可選項(xiàng)，而且可作為硬件重置信號。 在 PCB 上可串行互連多個可兼容掃描功能的 IC，形成一個或多個邊界掃描鏈，每一個鏈有其自己的 TAP。 每一個掃描鏈提供電氣訪問，從串行 TAP 接口到作為鏈的一部分的每一個 IC 上的每一個引線。 在正常操作過程中，IC 執(zhí)行其預(yù)定功能，就好像邊界掃描電路不存在。 但是，當(dāng)為了進(jìn)行測試或在系統(tǒng)編程而激活設(shè)備的掃描邏輯時，數(shù)據(jù)可以傳送到 IC 中，并且使用串行接口從 IC 中讀取出來。 這樣的數(shù)據(jù)可以用來激活設(shè)備，將信號從設(shè)備引線發(fā)送到 PCB 上，讀出 PCB 的輸入引線并讀出設(shè)備輸出。
