SST25VF080B-80-4I-S2AE存儲(chǔ)器

產(chǎn)品參數(shù)：

 　  存儲(chǔ)器類型 SPI Flash                頻率 80MHZ
　　工作電壓 2.7~3.6V                  封裝-箱體 9000
　　封裝 SOIC8                            存儲(chǔ)容量 8M（1Mx8）
　　最小溫度范圍 -40℃                 工作溫度 +85℃

　　
內(nèi)核預(yù)取
　　一種稱為內(nèi)核預(yù)取的功能主要負(fù)責(zé)增加最小的脈沖時(shí)間長(zhǎng)度。DRAM內(nèi)核電路不能跟上I/O電路速度的速增。由于數(shù)據(jù)不能再連續(xù)地從內(nèi)核中取出以確?？刂破餍枨?，內(nèi)核通常為I/O提供比DRAM總線寬度更大的數(shù)據(jù)集。
　　內(nèi)核傳輸足夠的數(shù)據(jù)到接口電路，或者從接口電路傳輸足夠的數(shù)據(jù)，以使接口電路保持足夠長(zhǎng)時(shí)間的繁忙狀態(tài)，以便讓內(nèi)核準(zhǔn)備下一個(gè)操作。例如，假設(shè)DRAM內(nèi)核每個(gè)納秒才能對(duì)操作響應(yīng)一次。不過(guò)，接口可以支持每納秒兩位的數(shù)據(jù)速率。
　　DRAM內(nèi)核每次操作取兩個(gè)數(shù)據(jù)位，而不是一個(gè)數(shù)據(jù)位，因而不必浪費(fèi)接口一半的容量。在接口傳輸數(shù)據(jù)之后，內(nèi)核已經(jīng)準(zhǔn)備好響應(yīng)下一個(gè)請(qǐng)求，而不需增加延時(shí)。增加的內(nèi)核預(yù)取導(dǎo)致最小脈沖時(shí)間長(zhǎng)度增加為2,這將直接影響列存取粒度。
　　對(duì)于每個(gè)增加到總線寬度的額外信號(hào)，存儲(chǔ)器接口將傳輸兩個(gè)額外的數(shù)據(jù)位。因此具有最小脈沖時(shí)間長(zhǎng)度為2的512位寬的存儲(chǔ)系統(tǒng)，其取粒度為 1,024位（128字節(jié)）。很多系統(tǒng)對(duì)最小存取粒度的問(wèn)題并不敏感，因?yàn)樗鼈兇鎯?chǔ)大量的數(shù)據(jù)。不過(guò)，某些系統(tǒng)依賴存儲(chǔ)器系統(tǒng)提供小的數(shù)據(jù)單元，并獲益于更窄、更有效的存儲(chǔ)器技術(shù)。
　　
存儲(chǔ)器讀事務(wù)處理
　　考慮三種簡(jiǎn)單的存儲(chǔ)器讀事務(wù)處理情況。種情況，存儲(chǔ)器控制器發(fā)出每個(gè)事務(wù)處理，該事務(wù)處理與前一個(gè)事務(wù)處理產(chǎn)生一個(gè)庫(kù)沖突。控制器必須在打開(kāi)一個(gè)頁(yè)和打開(kāi)后續(xù)頁(yè)之間等待一個(gè)tRC時(shí)間，這樣增加了與頁(yè)循環(huán)相關(guān)的延遲時(shí)間。在這種情況下的有效數(shù)據(jù)速率很大程度上決定于I/O,并主要受限于DRAM內(nèi)核電路。的庫(kù)沖突頻率將有效帶寬削減到當(dāng)前端存儲(chǔ)器技術(shù)峰值的20%到30%.
　　在第二種情況下，每個(gè)事務(wù)處理都以隨機(jī)產(chǎn)生的地址為目標(biāo)。此時(shí)，產(chǎn)生庫(kù)沖突的機(jī)會(huì)取決于很多因素，包括tRC和存儲(chǔ)器內(nèi)核中庫(kù)數(shù)量之間的相互作用。tRC值越小，開(kāi)放頁(yè)循環(huán)地越快，導(dǎo)致庫(kù)沖突的損失越小。此外，存儲(chǔ)器技術(shù)具有的庫(kù)越多，隨機(jī)地址存取庫(kù)沖突的機(jī)率就越小。
　　第三種情況，每個(gè)事務(wù)處理就是一次頁(yè)命中，在開(kāi)放頁(yè)中尋址不同的列地址?？刂破鞑槐卦L問(wèn)關(guān)閉頁(yè)，允許完全利用總線，這樣就得到一種理想的情況，即有效數(shù)據(jù)速率等于峰值速率。
　　種和第三種情況都涉及到簡(jiǎn)單的計(jì)算，隨機(jī)情況受其他的特性影響，這些特性沒(méi)有包括在DRAM或者存儲(chǔ)器接口中。存儲(chǔ)器控制器仲裁和排隊(duì)會(huì)極大地改善庫(kù)沖突頻率，因?yàn)楦锌赡艹霈F(xiàn)不產(chǎn)生沖突的事務(wù)處理，而不是那些導(dǎo)致庫(kù)沖突的事務(wù)處理。
　　然而，增加存儲(chǔ)器隊(duì)列深度未必增加不同存儲(chǔ)器技術(shù)之間的相對(duì)有效數(shù)據(jù)速率。例如，即使增加存儲(chǔ)器控制隊(duì)列深度，XDR的有效數(shù)據(jù)速率也比 GDDR3高20%.存在這種增量主要是因?yàn)閄DR具有更高的庫(kù)數(shù)量以及更低的tRC值。一般而言，更短的tRC間隔、更多的庫(kù)數(shù)量以及更大的控制器隊(duì)列能產(chǎn)生更高的有效帶寬。
　　實(shí)際上，很多效率限制現(xiàn)象是與行存取粒度相關(guān)的問(wèn)題。tRC約束本質(zhì)上要求存儲(chǔ)器控制器從新開(kāi)放的行中存取一定量的數(shù)據(jù)，以確保數(shù)據(jù)管線保持充滿。事實(shí)上，為保持?jǐn)?shù)據(jù)總線無(wú)中斷地運(yùn)行，在開(kāi)放一個(gè)行之后，只須讀取很少量的數(shù)據(jù)，即使不需要額外的數(shù)據(jù)。
　　另外一種減少存儲(chǔ)器系統(tǒng)有效帶寬的主要特性被歸類到列存取粒度范疇，它規(guī)定了每次讀寫(xiě)操作必須傳輸?shù)臄?shù)據(jù)量。與之相反，行存取粒度規(guī)定每個(gè)行激活（一般指每個(gè)RAS的CAS操作）需要多少單獨(dú)的讀寫(xiě)操作。列存取粒度對(duì)有效數(shù)據(jù)速率具有不易于量化的巨大影響。因?yàn)樗?guī)定一個(gè)讀或?qū)懖僮髦行枰獋鬏數(shù)淖钚?shù)據(jù)量，列存取粒度給那些一次只需要很少數(shù)據(jù)量的系統(tǒng)帶來(lái)了問(wèn)題。例如，一個(gè)需要來(lái)自兩列各8字節(jié)的16字節(jié)存取粒度系統(tǒng)，必須讀取總共32字節(jié)以存取兩個(gè)位置。因?yàn)橹恍枰?2個(gè)字節(jié)中的16個(gè)字節(jié)，系統(tǒng)的有效數(shù)據(jù)速率降低到峰值速率的50%.總線帶寬和脈沖時(shí)間長(zhǎng)度這兩個(gè)結(jié)構(gòu)參數(shù)規(guī)定了存儲(chǔ)器系統(tǒng)的存取粒度。
　　總線帶寬是指連接存儲(chǔ)器控制器和存儲(chǔ)器件之間的數(shù)據(jù)線數(shù)量。它設(shè)定最小的存取粒度，因?yàn)閷?duì)于一個(gè)指定的存儲(chǔ)器事務(wù)處理，每條數(shù)據(jù)線必須至少傳遞一個(gè)數(shù)據(jù)位。而脈沖時(shí)間長(zhǎng)度則規(guī)定對(duì)于指定的事務(wù)處理，每條數(shù)據(jù)線必須傳遞的位數(shù)量。每個(gè)事務(wù)處理中的每條數(shù)據(jù)線只傳一個(gè)數(shù)據(jù)位的存儲(chǔ)技術(shù)，其脈沖時(shí)間長(zhǎng)度為1.總的列存取粒度很簡(jiǎn)單：列存取粒度=總線寬度×脈沖時(shí)間長(zhǎng)度。
　　很多系統(tǒng)架構(gòu)僅僅通過(guò)增加DRAM器件和存儲(chǔ)總線帶寬就能增加存儲(chǔ)系統(tǒng)的可用帶寬。畢竟，如果4個(gè)400MHz數(shù)據(jù)速率的連接可實(shí)現(xiàn) 1.6GHz的總峰值帶寬，那么8個(gè)連接將得到3.2GHz.增加一個(gè)DRAM器件，電路板上的連線以及ASIC的管腳就會(huì)增多，總峰值帶寬相應(yīng)地倍增。
　　首要的是，架構(gòu)師希望完全利用峰值帶寬，這已經(jīng)達(dá)到他們通過(guò)物理設(shè)計(jì)存儲(chǔ)器總線所能達(dá)到的值。具有256位甚或512位存儲(chǔ)總線的圖形控制器已并不鮮見(jiàn)，這種控制器需要1,000個(gè)，甚至更多的管腳。封裝設(shè)計(jì)師、ASIC底層規(guī)劃工程師以及電路板設(shè)計(jì)工程師不能找到采用便宜的、商業(yè)上可行的方法來(lái)對(duì)這么多信號(hào)進(jìn)行布線的硅片區(qū)域。僅僅增加總線寬度來(lái)獲得更高的峰值數(shù)據(jù)速率，會(huì)導(dǎo)致因?yàn)榱写嫒×６认拗贫档陀行挕?br />　　假設(shè)某個(gè)特定存儲(chǔ)技術(shù)的脈沖時(shí)間長(zhǎng)度等于1,對(duì)于一個(gè)存儲(chǔ)器處理，512位寬系統(tǒng)的存取粒度為512位（或者64字節(jié)）。如果控制器只需要一小段數(shù)據(jù)，那么剩下的數(shù)據(jù)就被浪費(fèi)掉，這就降低了系統(tǒng)的有效數(shù)據(jù)速率。例如，只需要存儲(chǔ)系統(tǒng)32字節(jié)數(shù)據(jù)的控制器將浪費(fèi)剩余的32字節(jié)，進(jìn)而導(dǎo)致有效的數(shù)據(jù)速率等于50%的峰值速率。這些計(jì)算都假定脈沖時(shí)間長(zhǎng)度為1.隨著存儲(chǔ)器接口數(shù)據(jù)速率增加的趨勢(shì)，大多數(shù)新技術(shù)的脈沖時(shí)間長(zhǎng)度都大于1.