產(chǎn)品參數(shù):
工作溫度范圍 0°C to + 70°C 封裝類型 PLCC
針腳數(shù) 32 工作溫度 0°
工作溫度 +70°C 電源電壓 3.6V
最小電源電壓 2.7V 表面安裝器件 表面安裝
重量 0.00741 存儲器類型 Flash, NOR
存儲器配置 256K x 8bit 存儲器容量 2Mbit
電源電壓范圍 2.7V to 3.6V 訪問時間 70ns
接口 Parallel 接口類型 Parallel
扇區(qū)類型 一致
影響有效數(shù)據(jù)速率的參數(shù)
有幾類影響有效數(shù)據(jù)速率的參數(shù),其一是導(dǎo)致數(shù)據(jù)總線進入若干周期的停止?fàn)顟B(tài)。在這類參數(shù)中,總線轉(zhuǎn)換、行周期時間、CAS延時以及RAS到CAS的延時(tRCD)引發(fā)系統(tǒng)結(jié)構(gòu)中的大部分延遲問題。
總線轉(zhuǎn)換本身會在數(shù)據(jù)通道上產(chǎn)生非常長的停止時間。以GDDR3系統(tǒng)為例,該系統(tǒng)對存儲器的開放頁不斷寫入數(shù)據(jù)。在這期間,存儲器系統(tǒng)的有效數(shù)據(jù)速率與其峰值速率相當(dāng)。不過,假設(shè)100個時鐘周期中,存儲器控制器從讀轉(zhuǎn)換到寫。由于這個轉(zhuǎn)換需要6個時鐘周期,有效的數(shù)據(jù)速率下降到峰值速率的 94%.在這100個時鐘周期中,如果存儲器控制器將總線從寫轉(zhuǎn)換到讀的話,將會丟失更多的時鐘周期。這種存儲器技術(shù)在從寫轉(zhuǎn)換到讀時需要15個空閑周期,這會將有效數(shù)據(jù)速率進一步降低到峰值速率的79%.表1顯示出針幾種高性能存儲器技術(shù)類似的計算結(jié)果。
顯然,所有的存儲器技術(shù)并不相同。需要很多總線轉(zhuǎn)換的系統(tǒng)設(shè)計師可以選用諸如XDR、RDRAM或者DDR2這些更高效的技術(shù)來提升性能。另一方面,如果系統(tǒng)能將處理事務(wù)分組成非常長的讀寫序列,那么總線轉(zhuǎn)換對有效帶寬的影響最小。不過,其他的增加延遲現(xiàn)象,例如庫(bank)沖突會降低有效帶寬,對性能產(chǎn)生負(fù)面影響。
DRAM技術(shù)要求庫的頁或行在存取之前開放。一旦開放,在一個最小周期時間,即行周期時間(tRC)結(jié)束之前,同一個庫中的不同頁不能開放。對存儲器開放庫的不同頁存取被稱為分頁遺漏,這會導(dǎo)致與任何tRC間隔未滿足部分相關(guān)的延遲。對于還沒有開放足夠周期以滿足tRC間隙的庫而言,分頁遺漏被稱為庫沖突。而tRC決定了庫沖突延遲時間的長短,在給定的DRAM上可用的庫數(shù)量直接影響庫沖突產(chǎn)生的頻率。
大多數(shù)存儲器技術(shù)有4個或者8個庫,在數(shù)十個時鐘周期具有tRC值。在隨機負(fù)載情況下,那些具有8個庫的內(nèi)核比具有4個庫的內(nèi)核所發(fā)生的庫沖突更少。盡管tRC與庫數(shù)量之間的相互影響很復(fù)雜,但是其累計影響可用多種方法量化。
隨著存儲技術(shù)向峰值數(shù)據(jù)速率發(fā)展,有效的數(shù)據(jù)速率變的越來越重要。在選擇存儲器時,設(shè)計師必須深入了解已公布的存儲器規(guī)范,并明白某個特定的技術(shù)特性將對應(yīng)用設(shè)計產(chǎn)生怎樣的影響。存儲器系統(tǒng)設(shè)計師必須超越峰值數(shù)據(jù)速率規(guī)范,就像CPU設(shè)計師不再用千兆Hz作為的性能衡量標(biāo)準(zhǔn)一樣。盡管對于存儲器接口而言,峰值數(shù)據(jù)速率依然是最終要的性能規(guī)范,但有效的數(shù)據(jù)速率已開始為系統(tǒng)設(shè)計師和架構(gòu)師提供更大的空間。未來產(chǎn)品的性能將極大地取決于其存儲器系統(tǒng)的有效利用程度